TSMCやSamsungの内情が不明ながら、表に出ている数字から先端半導体ビジネスの難しさや疑問点にてついて好き勝手にコメントしてみたいと思います。下記内容に誤りが含まれる可能性も多分にありますが、そこはご容赦下さい。
2000年前後、既に日本の半導体が落ち目になりかけていた頃、当時の国内半導体メーカーのトップの方々は以下のような発言をしていたかと記憶しています。
「日本の技術力は高い。まだ負けていない。」
当時まだ30歳台であった筆者は負け続ける日本の半導体産業の隅の方で仕事をしておりました。その後以下のような発言も時々聞いたことがあります。
「半導体は装置産業だから、装置さえ買えれば誰でも作れるんだよ。」と。。。あの時の違和感が今も残っていて、、、
そして今の先端半導体製造、これは様相が大きく変わっています。先日Intel faundryのトップ交代とPCのチップセットはTSMCに全て作らせるというニュースが飛んできました。2023年12月のPC向けでは7nmはIntelで、5nmと6nmのチップはTSMCで製造するとの発表だったので今回は完全な敗北宣言です。（もちろん18Aという1.8nmのファンドリビジネスで世界第2位を狙っていくという方針も変わらないのでしょうが。。。）Intelは次世代高NAのEUVリソグラフィー装置の初号機をASMLから購入する先端装置に積極的な企業ですが、もはや装置を買ってくれば誰でも作れる世界ではありません。
またSamsungはどうでしょうか？2023年1月にTSMCとSamsungの歩留まり（良品率）の数値がマーケティング会社より公表されておりました。その時の数値は以下のようなものでした。
TSMC 4nm: 70％
Samsung 4nm: 35%
Samsung 3nm: 10-20%台 （Gate All Aroundという新デバイス構造を採用）
いくつかの記事によれば、最近のSamsung 3nm の良品率は20%だとか、50%ほどではないかという話もありはっきりしません。最初にSamsung 3nmができたという発表は2022年5月ごろでしたから、2年以上かけてようやく50％だったとしても、半分はゴミとして捨てているわけです。それを年配のプロセスエンジニアの方に伝えると、50%でも赤字かもしれないとのことです。つまりSamsungの先端半導体製造は厳しい状態になりつつある可能性があります。
もしそうだとして一歩踏み込んで予想するならば、Intelと同様にSamsungの携帯電話GalaxyにTSMCのCPUが載る日も現実味を帯びて来たのかもしれません。
さて、TSMCの状況も考えてみたいと思います。
１）EUVのレイヤー数と費用
TSMCは既にEUVリソグラフィー装置を100台（！）所有しているとのニュースを読みました。2023年6月に2nmのサンプル出荷を開始した際にTSMCが発表されたレイヤー数、つまりフォトマスク（ガラスの原板と考えて下さい）の枚数は驚くものでした。2nmのデバイスを作るのに必要な全レイヤー数は82層だそうです。そのうち19レイヤーはEUVリソグラフィー装置で製造するそうです。しかもこれは廉価なスマホ向けで、HPC（サーバーなど）では25レイヤーをEUVリソグラフィーでパターニングするとのこと。つまり１つの製造ラインに25台のEUVリソグラフィー装置が並ぶことが考えられます。2nmラインに占めるEUVのプロセスは、全体の19/82 = 23% または25/82 = 30%となります。そして１ラインだと怖いので（１つの装置が壊れると全ラインが停止するため）、当然バックアップラインもあるでしょうから、掛けるx2で50台のEUVリソグラフィー装置がTSMCの2nm工場に並ぶ計算になります。昨年のASMLの第四四半期の決算資料からEUV装置１台が平均263億円ほどでしたから、50台のEUVだけで1兆3150億円の計算になりますね。笑うしかありません。。。またEUV用フォトマスクは1枚描画するのに12時間かかるそうなので、19枚で228時間（9日半）、25枚で300時間（12日半）かかります。TSMCは先端デバイスを作るにあたって大量にフォトマスクを製造しているとのことで、2025年の本格量産に向けて今日もフォトマススクを描画していることでしょう。良品率が低い状態から、フォトマスクは作り続けないと改善は一向に見込めませんからやらざるを得ないのですね。2000年頃の最先端45nmノードのフォトマスク1セットは全部で約45枚で、その1セットの価格が3億円などしておりました。あれから、二十年以上経ちますが、2nmのフォトマスクは1セット（82枚）で、いくらするんでしょう。。。。流れ的に10億円以上は軽くすると思うのですが？？？20億円してもあり得そうな話です。
２）AI利用とデータセンター
コロナ禍の直前にTSMCのトップがセミコンジャパンで基調講演をされたので聴講したことがあります。その時には既にプロセスはAIを使っているとの話で興味深かったです。
またNVIDIAがGPUを使ったデータセンターをTSMC向けに開発しているとのニュースを覚えているでしょうか？CPUなら40000個必要なところ、GPUなら350個で済むデータセンターを作るとか。なぜデータセンターが先端半導体で必要かと言えば、扱うデータが膨大だからです。例えば１つのCPUチップには何億個、何十億個もトランジスタが配列されています。そしてEUVの波長13.5nmで10nm幅の配線を作ることを考えて下さい。。。一見して、より長い波長で、短い配線パターンを作ることは無理に感じますよね。更に13.5nmの光源は丸まって、教科書的なカクカクした配線パターンにはならないのです。そこで、フォトマスクの配線パターンに様々な光学補正（OPCと呼ばれる）を１つ１つのトランジスタなどに追加してゆきます。くねくねした線や点がいくつもある画像データにその何十億倍もかけると途方もないデータになるわけです。2010年頃だったと思いますが、あるフォトマスクメーカーの方に聞いたら、フォトマスク上の先端のパターンはもはや模様にしか見えないそうです。液浸ArF(193nmの波長）でさえ、光学補正が無茶苦茶にあって、オリジナルの配線の原型をとどめないほどにフォトマスク上のパターンは複雑怪奇なものになっているそうです。それに加えて、工場にある種々の装置による分布傾向などを予めフォトマスクに盛り込んで補正をかけなければならず（それをDFM（製造のための設計）と呼ぶ）、そのデータ補正も膨大なのです。その処理の高速化にNVIDIAが貢献しているのです。
３）人員
2023年にTSMCは開発拠点を1箇所に集約するとかで、その開発者は7千人とのことでした。その後も日経エレクトロニクスの記事によれば、ブラックホールのようにTSMCは優秀な人材を世界中から集めているとの記事がありました。また米国アリゾナで4nm, 3nmそして2nm以降の工場を３つ作るとのこと。米国で６千人雇用するそうです。一つの工場に2000人です。つまり一つの先端ラインをやるにはおよそ9000人くらいは従事する必要があるのかもしれません。また儲かっているので隣の芝生はよく見えるのが常ですが、実際の現場は大変です。筆者の知人で優秀な台湾人エンジニアはTSMCから勧誘を受けていましたが、彼の友人らはTSMCで働いているが皆大変そうなので転職する気はないとのこと。。。昭和の時代にテレビCMで「24時間働きますか？」とありましたが、確かに1990年代は日本でもまだ徹夜は普通によく聞く話で、半導体関連のお客様はいつもピリピリした方が多く怖かったと記憶しております。毎夜遅くまでTSMCでは多くのエンジニアが頑張っていることは間違いありません。
さて、ここで疑問です。もはや「装置産業」では全然ない先端半導体では何故TSMCだけが高歩留で製造できるのか？この私の長年の疑問に誰も回答してくれません。以下は勝手な推測（妄想？）です。
一つにはEUVリソグラフィー装置をガンガン使って財力に物を言わせて追い込んでいるのも事実と思います。二つにはAIを使用したプロセスの追い込みがSamsungやIntelよりより深く考えてきたのではないかと思います。昔の半導体製造装置の担当者にはそれこそ職人のような人がたくさんいて改善していました。しかしもはやパラメータの数が多すぎて人間の能力を超えて追い込まなけばなりません。TSMCの創業者Morris Chang氏らは微細化の限界にかなり早くから対策を取っていた節があります。1999年だったと思いますが某外資系装置メーカーで世界の営業マンを集めて、営業会議が行われていた際に台湾から来ている営業マンと話す機会がありました。その時彼から聞いた話では、TSMCは装置を納入してもすぐには使ってくれず、内部手続きの承認を取らなければならないとのことでした。一方国内のユーザー様は装置を納入すればすぐに使用を開始しておりました。TSMCは何をやっているのだろうか、当時の私には不思議でした。今から考えると、装置のデータを色々取得して、分析や生産ラインへの適用パラメータのチューニングなどしていたのだと思います。その際の取得データは当時でも膨大だったはずで、AIがなくともコンピュータを使ったプロセスの最適化のノウハウは溜まっていったはずです。そして今はAIにその多くの役割を担わせることができます。３つ目、最後のピースは人による改善です。既に多くのエンジニアらが夜遅くまで仕事をしている話はしましたが、AIを使おうがラインで動いる装置の微調整は今も人の手によるもののはずです。一つ一つ地道に補正しながら、最適な条件になるよう装置の微調整を行っていると思うのです。そして上記全ての蓄積がもはや誰にも追いつけないのだとしたら。。。
こんなことを考えると、なぜTSMCだけが勝ち抜いているのか？の理由が少し想像がつくのですが、、、好奇心から申せば、TSMCの方にここを解説してもらいたいものです。あり得ないですが（笑）。
それに2023年6月の2nm品のサンプル出荷開始から2025年に量産開始予定で、TSMCですらおよそ2年もかけないと歩留改善しないと予想しているわけですから、その先の1.4nmや1.0nmの時はどれほど良品率が得られるのか、大きな疑問も残り続けます。
長文にも関わらず、お読み頂きありがとうございました。
本来なら皆様の感想もとても聞いてみたいです。。。
WM
